|
|
Návrh specializovaných instrukcí
Koscielniak, Jan ; Zachariášová, Marcela (oponent) ; Hruška, Tomáš (vedoucí práce)
Tato práce se věnuje návrhu a implementaci specializovaných instrukcí pro architekturu instrukční sady RISC-V. Tato instrukční rozšíření slouží k akceleraci sady vybraných kryptografických algoritmů. Nové instrukce jsou implementovány v prostředí Codasip Studia na modelu 32bitového procesoru s instrukční sadou RV32IM. Byly zvoleny implementace kryptografických algoritmů s otevřeným zdrojovým kódem, který byl upraven, aby používal nové instrukce. Jednotlivé instrukce byly aplikovány na příslušné algoritmy, otestovány a profilovány. Výsledkem práce je rozšíření instrukční sady, které umožňuje až sedminásobné zrychlení v závislosti na vybraném algoritmu.
|
|
|
Vytvoření modelu procesoru AVR32
Sarčák, Rostislav ; Kajan, Michal (oponent) ; Masařík, Karel (vedoucí práce)
Tato práce se zabývá vytvořením instruction-accurate modelu procesoru AVR32 v jazyce CodAL pro popis architektur. V práci je popsána RISC architektura AVR32, způsob implementace modelu, testování a generování softwarových nástojů. Implementace modelu je realizována pomocí frameworku Codasip. V modelu je popsána instrukční sada procesoru. Výsledkem této práce je instruction-accurate model procesoru Atmel AVR32.
|
|
|
Překlad C++ aplikací pro vestavěná zařízení
Nosterský, Milan ; Přikryl, Zdeněk (oponent) ; Hruška, Tomáš (vedoucí práce)
Tato diplomová práce se zabývá přidáním podpory překladu jazyka C++ a jeho standardu C++11 v rámci překladače pro vestavěné systémy. Překladač, založený na projektu LLVM se generuje v rámci prostředí Codasip Studia. Toto prostředí slouží pro návrh procesorů s aplikačně specifickou instrukční sadou, kdy umožňuje na základě popisu sémantiky instrukční sady generovat překladač pro libovolnou cílovou architekturu. Jazyk C++ je jazyk vycházející z jazyka C, rozšířený o objektovou orientaci a několik nových funkcionalit. Jazyk C++ umožňuje psát velmi efektivní kód na vysoké úrovni abstrakce. V rámci testovací fáze je implementace podpory jazyka C++ ověřena na modelech procesorových jader s využitím testovací sady.
|
|
|
Architecture Information for LLVM Compiler Optimizations
Svoboda, Jan ; Dolíhal, Luděk (oponent) ; Hruška, Tomáš (vedoucí práce)
This thesis deals with the automatic extraction of processor architecture information from the CodAL language. Extracted information is used as the base for a cost model of the optimizer in the LLVM compiler. In this thesis, a new system was implemented, that creates the cost model, transforms it into a C++ code and compiles it into a dynamic library. This library is loaded at run-time by the compiler and used for better decision-making during the optimization process. The system achieves an average reduction in program code size of 14% and up to 68% improvement in the performance of the generated code.
|
|
|
Podpora SIMD instrukcí v překladači LLVM
Šnobl, Pavel ; Hynek, Jiří (oponent) ; Masařík, Karel (vedoucí práce)
Tato bakalářská práce se zabývá podporou automatické vektorizace kódu v kompilačním frameworku LLVM a rozšířením modelu procesoru Codix o SIMD instrukce. Výsledkem je schopnost LLVM vytvářet reporty o proběhlém procesu autovektorizace a možnost využívat speciálních direktiv pragma pro dodání dodatečných informací pro optimalizace programů. Rovněž je představen a implementován způsob dodávání informací o architekturách procesorů vytvořených pomocí vývojového prostředí Codasip Framework, potřebných pro efektivnější vektorizaci. Nakonec je pro procesor Codix vybrána a následně do modelu přidána sada celočíselných vektorových instrukcí a souvisejících nových registrů.
|
|
|
Vytvoření modelu procesoru M68000
Adamec, Ondřej ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce)
Cílem této bakalářské práce je vytvoření modelu procesoru Motorola 68000 za použití jazyka pro popis architektur CodAL a integrovaného vývojového prostředí Codasip Studio. V práci jsou použité nástroje představeny. Procesor M68000 se řadí mezi architektury s komplexní instrukční sadou. Architektura procesoru je detailně popsána. Zaměřuji se zejména na programátorský model, formát instrukcí a popis instrukční sady. Struktura vytvořeného modelu je do detailu popsána. Důležitou součástí této práce je také testování výsledného modelu. Je nutné se ujistit, že model je plně funkční a zcela odpovídá reálnému procesoru. K tomu byla použita sada testovacích programů. Pro účely testování byla zprovozněna sada nástrojů pro překlad zdrojových textů z jazyka C do jazyka symbolických adres. Výsledkem je funkční model, který byl otestován aby byla zaručena jehosprávnost.
|
|
|
Paralelismus na úrovni instrukcí v moderních procesorech
Sláma, Pavel ; Levek, Vladimír (oponent) ; Pristach, Marián (vedoucí práce)
Základní metodou pro dosažení paralelismu na úrovni instrukcí je metoda zřetězení linky používaná v procesorech již desítky let. Ideální zřetězená linka umožňuje zvýšit výkon a efektivitu procesoru za přidání jen malého množství zdrojů. Reálná zřetězená linka ale naráží na řadu limitací způsobených vzájemnými závislostmi mezi instrukcemi a dalšími faktory. Cílem této práce je diskutovat techniky používané pro zvyšování efektivity a výkonu procesoru se zřetězenou linkou, vybrané techniky implementovat na reálný model procesoru RISC a diskutovat jejich přínos.
|
|
|
Vytvoření modelu procesoru 8051
Krůpa, Tomáš ; Kajan, Michal (oponent) ; Masařík, Karel (vedoucí práce)
Počítačové modelování je dnes velmi důležitou součástí vývojového cyklu téměř každého nového produktu. Cílem této bakalářské práce je vytvoření modelu mikrokontroléru 8051, který by měl rozšířit portfolio upravitelných procesorů dostupných v prostředí Codasip. Model je popsán na dvou úrovních abstrakce na úrovni jednotlivých instrukcí a na úrovni procesorových cyklů. K ověření modelu byly použity programy v ANSI C překládané pomocí volně dostupného překladače SDCC.
|
|
|
Statická analýza zdrojového kódu jazyka CodAL
Fajčík, Martin ; Přikryl, Zdeněk (oponent) ; Hynek, Jiří (vedoucí práce)
Cílem této bakalářské práce je návrh a implementace rozšíření editorů jazyka CodAL v oblasti statické analýzy zdrojového kódu tohoto jazyka a návrhu jeho automatických oprav. Tato forma analýzy je vhodná například pro ověření sémantické korektnosti zdrojového kódu. Práce se dělí na teoretickou a praktickou část. Teoretická část této práce obsahuje obeznámení se s tvorbou rozšíření pro vývojové prostředí z řad platformy Eclipse, zejména s editorem jazyka CodAL, jazykem CodAL a vytyčením chyb tohoto jazyka vhodných pro zpracování statickou analýzou. Praktická část se zabývá konkrétní implementací prvků statické analýzy zdrojového kódu jazyka CodAL a návrhu jeho automatických oprav. Rozšiřované editory jazyka CodAL jsou dostupné ve vývojovém prostředí Codasip Studio založeném především na platformě Eclipse a projektu CDT. Produkt Codasip Studio je vyvíjený společností Codasip ve spolupráci s výzkumnou skupinou Lissom.
|
|
|
Model procesoru RISC-V
Barták, Jiří ; Dolíhal, Luděk (oponent) ; Zachariášová, Marcela (vedoucí práce)
V rámci snahy o minimalizaci spotřeby a plochy na čipu dochází k vývoji procesorů s aplikačně specifickou instrukční sadou. Dochází tak k vytváření nových instrukčních sad, které však často bývají tajné. Proti tomuto trendu stojí instrukční sada RISC-V, vyvinutá Kalifornskou univerzitou v Berkeley, která je plně otevřena. V této diplomové práci se pozornost věnuje analýze instrukční sady RISC-V a jazyků Chisel a CodAL, které slouží k popisu instrukčních sad a počítačových architektur. Jádrem práce je implementace modelu základní instrukční sady RISC-V a rozšíření pro dělení, násobení a 64-bitový adresový prostor a dále implementace modelu časování založeného na mikroarchitektuře Rocket Core. To vše v jazyce CodAL. Modely jsou dále využity ke generování překladače jazyka C a RTL reprezentace procesoru ve vývojovém prostředí Codasip Studio. Získaný překladač je porovnán s překladačem dostupným od tvůrců instrukční sady a výsledky použity k optimalizaci instrukční sady. RTL je syntetyzováno na FPGA Artix 7 a srovnáno s výsledky syntézy Rocket Core.
|
host ::
RSS.